私たちのウェブサイトは最高可能なサービスを提供するためにさまざまなクッキーを使用しています。私たちのウェブサイトでのクッキーの使用および注意事項や無効にするための可能性についての情報は私たちの情報ページをご覧ください。あなたの同意により、あなたはクッキーの使用についての情報を読まれたこと、そしてそれに同意されることを確認されることになります。データ保護のテーマについて私たちの詳細情報にも注意してください。

TDK TDK Electronics

回路シミュレーション用アナログ動作モデル(PSpiceネットリスト)

このモデルは、下記の値を含むデータシート記載の値に対応しています。

  • 直流放電開始電圧
  • インパルス放電開始電圧
  • ギャップ静電容量
  • 絶縁抵坑
  • アーク電圧
  • グロー電圧
  • アーク遷移電流
  • 終了電流

図1:シミュレーション回路図

[---Image_alt---] Circuit_diagram

この図は、PSpiceモデルにおけるベーシックバージョンのアレスタ部分回路を示しています。設計はライブラリファイルに収納可能で、他の構成要素と同様にエディタで使用できます。

図2:サージシミュレーション

[---Image_alt---] Surge_simulation
この図は、90 V DCの絶縁破壊電圧によるエプコス製アレスタのシミュレーション結果を示しています。アレスタは線路接地で配置され、80 V ACのソースをシミュレーションしています。4 msで、サージ(8/20 µs, 1 kVピーク)を線路に印加。(上の緑のグラフ)アレスタが過電圧を180 V(シミュレーションされたインパルス絶縁破壊電圧)までに抑制しているのがわかります。そしてアークモードに入り、サージ電流は地絡されます。(下の赤 いグラフ)続流が一定のレベルを下回ると、アレスタは終了し、内部抵抗値は直ちに当初の非常に高い値(9 msの箇所)に復帰します。

ガス放電管のシミュレーション
エプコスは、ご要望があれば、特定のアレスタ用のネットリストをご提供しま す。ネットリストはORCAD PSpice 16.3で書かれていますので、ベーシックライブラリ(ABM, ANALOG, BREAKOUT, SPECIALなど)を使用するSpiceシミュレーションプログラムであれば、ほとんどのプログラムに実装可能です。アレスタの切替プロセスが非常に高 速なため、モデルのCPU負荷が高くなります。高速な過渡(0.1 kV/µsより高速)を使用する場合には、シミュレーションの推奨ステップサイズは100 nsです。値がこれよりも高くなると、シミュレーション結果の偏差につながることがあります。現在の設計では、放熱などの環境要素は考慮されておらず、純 粋な理想モデル(分散を一切排除)となっています。シミュレーションするアレスタの耐用年数の特定は、各ユーザご自身のご判断によります。